M т

j к i i a a

ii ik a ik

0 12 3 5 Б 7 8 Э 10 11 12 13 П 15

-srr>

фУстатОка д 0-е состояние

Рнс. 24-76. Регистр с двухступенчатым дешифратором на 16 выходов.

Q2==2n+l+1±i2 2 +

при п нечетном.

Для рассмотренной схемы двухступенчатого дешифратора имеем п==4. Тогда

<?2 = 24+1-f-4-24/2 = 48 диодов.

Для тех же условий одноступенчатый дешифратор должен содержать:

Q, = 4 2 = 64 диода. Отсюда следует, что двухступенчатый дешифратор экономичнее одноступенчатого и особенно при большом числе входов. Аналогично строятся многоступенчатые дешифраторы.

Преобразователи кодов. Устройства, предназначенные для преобразования прямого кода числа в обратный или дополнительный код, называются преобразователями кодов. Для преобразования отрицательного двоичного числа в обратный код необходимо, как известно, каждую цифру двоичного числа инвертировать. На рис. 24-77 представлена схема регистра на стати-

ческих триггерах с устройством для преобразования двоичного числа в обратный код. Преобразователь кода состоит из логических

Выход

Сброс

Рнс. 24-77. Регистр иа статических триггерах.

схем И, ИЛИ и управляется триггером знака 7Лш. Если знак числа положительный (триггер знака Тзв в нулевом состоянии), то схемы Hi высоким потенциалом с выхода Т .триггера Тзи будут открыты для передачи информации с единичных выходов Т триггеров регистра; при подаче сигнала опроса содержимое регистра передается на выход преобразователя в прямом коде. Если знак

iBt/xoB

\или

Сброс л/ала

Г Сигнал опроса

свеиг

Рис. 24-78. Схема для преобразования числа в обратный код.

числа отрицательный (триггер знака Тзв в единичном состоянии), то высоким потенциалом с выхода Т триггера 7Лщ схемы Иг будут открыты для передачи информации с нулевых выходов Т триггеров регистра. В этом случае число на выходе будет в обратном коде. Достоинствами данного преобразователя являются его сравнительная простота и возможность автоматического управления преобразованием от триггера знака.

При последовательной передаче числа для преобразования в обратный код может быть применена схема, представленная на рис. 24-78. Схемы преобразователя Hi, Иг, ИЛИ работают подобно только что рассмотренной схеме на рис. 24-77, но информация, содержащаяся в регистре, последовательно сдвигается в сторону младших разрядов. Преобразование числа происходит разряд за зарядом.

Преобразование в Дополнительный код отрицательного числа при параллельной его передаче чаще всего осуществляется путем преобразования в обратный код с последующим прибавлением единицы в младший разряд.

Для получения дополнительного кода при последовательной передаче двоичного числа, начиная с младших разрядов, необходим/) первую младшую единицу справа пропустить без изменения, а все остальные разряды инвертировать. Это правило иллюстрируется примерами:

1- х = - 0,11001 ] первый младший

> разряд-единица не [х]доп = 1,00111 j изменяется 22*

2. х =

0,10100 1,01100

первая младшая единица не изменяется

Мдап -

На рис. 24-79 представлена схема преобразователя в дополнительный код при последовательной передаче двоичного числа,

0- Вхой/

Входг

Установка В./

Т, Н

и3 +-0ГИ

Рис. 24-79. Схема преобразователя в дополнительный код.

вход/

УстаноВна й О

Рнс. 24-80. Схема преобразователя в дополнительный код с управлением от динамического триггера.

начиная с младших разрядов. Исходное состояние схемы: триггер Ti находится в единичном положении, схема Hi открыта высоким потенциалом с выхода Т триггера Tj, схема И2 закрыта низким потенциалом с выхода Т триггера 2Y На Вху поступает число, начиная с младших разрядов. Первая единица проходит через схему Hi и на выход преобразователя без изменения. Эта же единица через линию задержки устанавливает триггер 7~i в нулевое состояние. При этом схема Hi закрывается, схема Иг открывается. Все последующие разряды числа проходят через цепь, состоящую из логических схем Иг, НЕ, Из, ИЛИ, где и инвертируются. Импульсы от генератора импульсов поступают синхронно с разрядами преобразуемого числа.

На рис. 24-80 представлен преобразователь в дополнительный код с управлением от динамического триггера, где / - логическая схема, реализующая операцию:

г = хАу\/хлу.

Исходное состояние схемы: триггер Д7Ч в нулевом положении. На Вх, поступает число х с младших разрядов. Первая единица

проходит через схему 1 и устанавливает триггер ДТ± в единичное состояние.

С этого момента при каждом поступлении цифры преобразуемого числа с выхода триггера поступает импульс на схему /, вследствие чего все последующие разряды инвертируются. Так как обратное преобразование осуществляется по тем же правилам, что и прямое, то рассмотренные схемы преобразователей пригодны для преобразования из обратного нли дополнительного кода в прямой.

24-8. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Общие сведения и классификация

Запоминающие устройства цифровых машин служат для хранения программ работы машин, исходных данных, а также промежуточных и конечных результатов.

По назначению и принципу действия запоминающие устройства разделяются на внутренние (оперативные) и внешние.

В ходе вычислений оперативное запоминающее устройство (ОЗУ) взаимодействует непосредственно с арифметическим устройством и устройством управления. Быстродействие- ОЗУ должно соответствовать скорости работы -арифметического устройства и устройства управления.

Оперативная память, как правило, должна хранить сравнительно небольшое количество чисел. Конструктивно ОЗУ выполняются на магнитных барабанах, электроннолучевых трубках, ультразвуковых и магни-тострикционных линиях задержки, триггерах, магнитных сердечниках и других быстродействующих элементах.

Внешнее запоминающее устройство (ВЗУ) предназначено для длительного хранения результатов промежуточных вычислений, исходных или конечных данных решаемой задачи, констант и стандартных программ.

ВЗУ должно иметь большую емкость. Требования по быстродействию применительно к ВЗУ могут быть снижены, поскольку ВЗУ, как правило, во нремя вычислений непосредственно не связано с арифметическим устройством машины.

В качестве ВЗУ используются магнитные и перфорированные ленты, перфорированные карты, магнитные барабаны и др.

По принципу действия все запоминающие устройства разделяются на статические и динамические. Статическими запоминающими устройствами называются такие, в которых запоминаемые данные находятся в неподвижном состоянии относительно запоминающей среды.

Примером статических запоминающих устройств могут служить запоминающие устройства на магнитном барабане, магнитных сердечниках, электроннолучевых трубках и т. д.

Во всех запоминающих устройствах

этой группы данные записываются в виде определенных состояний среды и остаются фиксированными по отношению к запоминающей среде.

Динамическими запоминающими устройствами называются такие, в которых запоминаемые данные находятся в движении относительно запоминающей среды.

Примером динамического запоминающего устройства может служить запоминающее устройство на ультразвуковых линиях задержки, в которых цифры представляются ультразвуковыми колебаниями.

Запоминающие устройства можно разделить также на периодические и непериодические.

Периодическими запоминающими устройствами называют такие, в которых запоминаемые данные перемещаются циклически относительно читающих или записывающих элементов. J

По времени хранения информации устройства запоминания можно разделить на кратковременные и долговременные. Кратковременные запоминающие устройства требуют периодической регенерации (восстановления) записанных данных. Долговременные запоминающие устройства, напротив, не требуют периодической регенерации. Для уничтожения (стирания)- записанной информации в этих устройствах необходимо внешнее воздействие.

Основными характеристиками запоминающих устройств являются время обращения и емкость.

Временем обращения называется время, потребное на считывание информации (время выборки) или на запись информации (время записи). Время обращения в значительной мере определяет быстродействие машины в целом.

Емкость запоминающего устройства определяет общее количество информации, хранимой в памяти. ,

Каждое число или команда хранится в памяти в определенных местах, называемых ячейками памяти. Каждая ячейка памяти имеет свой номер или так называемый адрес. Следовательно, для заданного количества разрядов чисел емкость запоминающего устройства определяется количеством ячеек памяти.

В периодической памяти среднее время обращения тесно связано с промежутком времени, протекающим между двумя последующими появлениями ячейки памяти в одном и том же месте запоминающего устройства. Этот промежуток времени называется периодом работы запоминающего устройства. Время обращения в периодической системе не остается постоянным, так как включает в себя время ожидания между получением команды чтения или записи по заданному адресу и появлением ячейки с заданным адресом у читающих или записывающих элементов.

в непериодической памяти время обращения зависит главным образом от скорости работы схемы переключения. Время об-